Damnang
· Damnang’s Substack
· 2026년 6월 22일, 07:54
· ⏱ 9 분 소요
| Substack에서 읽기 ↗
요약
SPHBM4 (JESD330-4)는 값비싼 실리콘 인터포저를 제거하여 메모리가 저렴한 유기 기판에 직접 부착할 수 있게 함으로써 HBM 패키징을 근본적으로 변경합니다. 이로 인해 가치와 기술적 난이도가 기판에서 베이스 다이로 이동하며, 베이스 다이는 이제 고속 SerDes 및 PHY 로직을 통합해야 합니다. 이러한 변화는 메모리 제조사(삼성, SK하이닉스)와 파운드리(TSMC, NVIDIA) 간의 경쟁 구도를 재편하며, 패키징 용량이 AI 가속기 출하량의 진정한 병목으로 남아 있습니다.
•SPHBM4는 HBM4 DRAM 스택을 변경하지 않고 재사용하며, 바닥 베이스 다이만 교체하여 유기 기판에 직접 부착할 수 있도록 합니다.
•HBM4는 2,048개의 데이터 핀을 사용하여 실리콘 인터포저가 필요했지만, SPHBM4는 4:1 직렬화를 통해 핀 수를 512개로 줄여 총 대역폭을 유지하면서 유기 기판과 호환되는 더 넓은 범프 피치를 가능하게 합니다.
•베이스 다이는 이제 4배 더 빠른 신호(SerDes/PHY)를 처리해야 하므로 복잡성, 전력 및 열이 증가하여 베이스 다이 설계가 단순한 메모리 부품보다 고속 통신 칩에 더 가까워집니다.
•패키징은 가속기 비용의 한 자릿수에서 낮은 10%대를 차지하지만, 용량이 출하량을 좌우하므로 중요한 병목 현상이 발생합니다.
•이 표준은 2026년 6월 JEDEC에서 발표되었으며, 채택 일정은 명시되지 않았지만 공급망 혼란의 속도를 결정할 것입니다.
•메모리 회사는 이제 기존 DRAM 적층 기술을 넘어 논리 설계 능력(고속 PHY, SerDes)이 필요하게 되어 경쟁 포지셔닝의 새로운 전장이 열렸습니다.
기사는 패키징 용량을 주요 출하 병목 현상으로 지목하고, 베이스 다이에서 실리콘 인터포저에서 고급 로직으로의 전환이 고속 제조에 대한 수요를 증가시킨다고 언급합니다.
기사는 패키징 용량을 주요 출하 병목 현상으로 지목하고, 베이스 다이에서 실리콘 인터포저에서 고급 로직으로의 전환이 고속 제조 및 설계에 대한 수요를 증가시킨다고 언급합니다. TSMC는 고급 로직 제조 및 고급 패키징(예: CoWoS)의 지배적인 공급업체로서, 베이스 다이 생산과 더 넓은 패키징 생태계 모두에서 가치를 포착할 수 있는 위치에 있습니다.
위험: 메모리 회사가 자체 베이스 다이 역량을 개발하거나 다른 파운드리와 파트너십을 맺을 경우 TSMC의 시장 점유율이 도전받을 수 있습니다. SPHBM4의 채택 속도는 불확실합니다.